圖源：路透

在近日舉行的IEEE國際電子器件會議（IEDM）上，英特爾概述了其未來的發展方向，即通過混合鍵合將封裝的互連密度提高10倍以上，晶體管縮放面積提高30%至50%，以及采用新的量子計算技術。

據eeNews報道，英特爾的元器件研究小組正在三個關鍵領域開展工作：提供更多晶體管的縮放技術；新的硅功能，用于功率和內存增益；探索物理學的新概念，以徹底改變世界的計算方式。

英特爾目前的許多半導體產品都始于元器件研究工作，包括應變硅、高K金屬柵、FinFET晶體管、RibbonFET，以及包括EMIB和Foveros Direct在內的封裝技術。

該公司的研究人員概述了混合鍵合互連的設計、工藝和組裝挑戰的解決方案，發現了一種將封裝中的互連密度提高10倍的方法。

早在2021年7月，英特爾就宣布計劃推出Foveros Direct，實現亞10微米的凸點間距，從而使3D堆疊的互連密度提高了一個數量級。為了使生態系統從先進封裝中獲益，英特爾還呼吁建立新的行業標準和測試程序，以實現混合鍵合芯片生態系統。

除了改良自GAA制程技術的RibbonFET外，英特爾正在開發一種堆疊多個CMOS晶體管的方法，旨在通過每平方毫米安裝更多的晶體管，實現最大限度的30%-50%的邏輯縮放改進，以繼續推進摩爾定律。

（holly）